伴隨著半導體芯片技術逐漸逼近硅制造工藝物理極限，摩爾定律正受到挑戰。摩爾定律演進放緩，業內甚至有人發出了唱衰聲音。摩爾定律是走向終結還是不斷延續？也已成為近十年來半導體業界熱議的話題之一。而中國半導體產業，正好可以在后摩爾時代奮起直追，并且大有可為。
1，半導體行業最著名的摩爾定律其實已經失效，隨著硅材料工藝逼近極限，芯片成本不降反升
在半導體行業，摩爾定律堪稱一大著名定律，來源于英特爾公司創始人之一——戈登摩爾。1965年，戈登摩爾準備一個關于計算機存儲器發展趨勢的報告，他開始繪制數據時，發現了一個驚人的趨勢：每個新芯片大體上包含其前任兩倍的容量，每個芯片產生的時間都是在前一個芯片產生后的18~24個月內。
此后，摩爾定律略微修改，成為芯片行業一大最為知名的定律——每隔18個月，同樣面積內晶體管數量翻倍，但是價格不變。于是，根據摩爾定律，可以得到以下兩條結論：結論一，每隔18個月，單位面積內晶體數量翻倍，意味著性能也翻倍；結論二，價格不變，因此同樣價格買到的晶體管數量翻倍，等同于單個晶體管成本降低了一半。
雖然摩爾定律并非一條自然規律，但是摩爾定律一直影響著半導體芯片行業技術演進節奏。換言之，半導體行業中的頭部廠商在不斷追求摩爾定律時，如果競爭對手達不到，那就會在競爭中處于脫節狀態，極容易被市場淘汰出局。摩爾定律的核心就是晶體管數量成倍增加，在同一面積內集成更多數量晶體管，性能也大幅提升，同時價格不變，晶體管成本也在不斷下降。
芯片制造技術不斷前進，晶體管的尺寸不斷縮小。于是，半導體芯片特征尺寸不斷下降：0.5微米、0.35微米、0.25微米、0.18微米、0.13微米、90納米、65納米、45納米、28納米、14納米，直到如今的7納米、5納米，前后歷時長達幾十年。接下來還會有3納米，以及可能的2納米、甚至1納米芯片。
但是，業界都已經明顯感知到，最近幾年，摩爾定律日漸力不從心。是什么原因讓摩爾定律放緩了？其實在摩爾定律的兩條結論中還隱藏有第三條。當晶體管數量翻倍時，功耗大幅提升，發熱量也翻倍。晶體管數量翻倍帶來巨大發熱量，導致芯片內部變成一個大火爐，此問題一直制約著晶體管數量翻倍，可以說業內一直在尋找各種各樣的辦法克服發熱量問題。由此，業界要繼續維持摩爾定律，必然面臨以下兩個問題——物理極限的技術問題和成本高昂的商業問題。
目前，全球范圍內，已經量產最先進的5納米芯片，并且實現商業化，未來還將量產3納米芯片，可能還會制造2納米、甚至1納米芯片。但顯而易見的是，工藝制程技術上升級的空間已經變得相當有限，因為，不斷微縮的晶體管快要逼近物理極限，特別是晶體管特征尺寸——柵極寬度已經小到很難控制。
在28納米以下制造工藝，平面晶體管已經達到極限，于是業內用FinFET晶體管結構替代了平面結構，繼續保持單位面積內晶體管密度翻倍。但是晶體管特征尺寸——柵極寬度并沒有變化太多，而且業內依然以14納米來命名（臺積電是16納米工藝），其實此處的14納米，準確來說應該是等效工藝，并非柵極寬度真的是14納米。
雖然在目前，半導體業界用FinFET，甚至未來的GAA、MBCFET等立體晶體管結構，來給摩爾定律續命，但是遲早有一天會達到硅材料極限。業界不可能永無止境地縮微晶體管尺寸，并增加晶體管密度。所有人都知道，遲早有一天，集成電路微縮工藝會卡在某個物理極限節點而無法繼續前進。
摩爾定律第二條，單個晶體管成本不斷降低，也就是付出同樣價格，可以買到性能更強的芯片，但是隨著工藝逼近極限，在高昂研發費用和建廠成本下，芯片生產成本卻是在不降反升。其中高額研發投入，一大半用于克服發熱量問題。發熱量來自兩個部分，一是晶體管本身工作時帶來的熱量，第二是金屬互聯層帶來的熱量。所以業內一方面在尋找各種能替代硅晶體管的材料。另外一方面就是尋找現有金屬互聯層的替代材料，包括阻擋層材料、接觸點材料等，都算到工藝研發成本中，目前已是天文數字。
根據麥肯錫去年發布的一份報告稱，伴隨著芯片尺寸不斷縮小，帶來芯片開發設計成本和晶圓工廠建造成本持續飆升。廠商開發設計更小尺寸芯片，越來越具有挑戰性，因為量子效應、微小結構變化，以及其他不可控因素都可能令整個研發過程變得十分復雜。設計一款5納米芯片，整個過程下來，其成本約為5.4億美元；而設計一款7納米芯片需要3億美元，設計一款10納米芯片僅需1.75億美元，設計一款16納米芯片需用1.05億美元。廠商設計好了芯片后，需要由晶圓工廠制造出來，最終才能進入市場。建造和裝配一個具有5納米生產線的晶圓制造工廠，要用54億美元，大致相當于7納米晶圓工廠的兩倍，10納米工廠的三倍，16納米工廠的四倍，28納米工廠的六倍。晶圓廠建設成本增加，主要原因在于，用于生產芯片的設備要提升精度。
建造一座具有先進制程工藝的晶圓廠，成本高昂是不爭的事實，通常需要半導體廠商不斷投入巨資，但是投資回報周期并不理想。建造和裝配一座晶圓廠大約需要12~24個月，要想達到滿負荷運行還要額外12~18個月。如果需求低于預期，或是成本超出預期，回報就會遠低于預期。
巨額建廠成本帶來的問題顯然不容小覷。以臺積電3納米工廠為例，建廠成本為200億美金，折合人民幣超過1300億。3納米建廠成本和研發成本都要分攤到生產的每一顆芯片上，綜合巨大和建廠的巨額成本，由此導致了未來單個晶體管成本不降反升的情況。就此角度而言，摩爾定律其實已經失效。所以，摩爾定律遲早會有一天停下腳步。
2，后摩爾時代半導體產業路在何方，目前可選方向至少有三——Chiplet小芯片、尋找新型材料（碳納米管）和硅光技術
Chiplet小芯片，是新型芯片系統級集成技術。Chiplet是將各種不同芯片封裝到一起的技術，是一種異構集成的系統。從封裝的角度而言，Chiplet是SiP技術的子集?；诼阈酒腃hiplet模式，帶來芯片設計、EDA工具、制造工藝、先進封測等各產業鏈環節如同顛覆式的改變，是當前半導體產業繼續發展最有效的手段之一。
在異構集成 Chiplet系統中，產品不同組件在獨立的裸片上設計和實現；不同裸片可以使用不同工藝節點制造，甚至可以由不同供應商提供，而芯片設計公司可以利用Chiplet技術大幅減少設計成本，同時高效給出令客戶滿意的方案，從時間上大幅縮短了一個顆芯片的研發周期。
Chiplet技術優點不言而喻，從整體上降低了芯片設計的復雜度，從而降低了設計成本。由于使用了現成的裸芯片，極大提高了開發效率，同時也降低了對工藝的要求。并且對于下游客戶來講，芯片面積并沒多大改變，但是依然得到了性能和功能的大幅提升。
晶體管數量提升帶來的性能提升背后的代價是功耗的大幅增加。而功耗增加主要來著兩個方向，一是晶體管，二是金屬互聯層。尋找新型材料來替代硅晶體管，成為業界另一個可以大膽探索的方向。
目前業內一直在積極探索用碳納米管，來替代硅晶體管。因此碳納米管技術被認為未來是取代硅晶體管，從而大幅降低功耗的可行性方案。碳納米管比硅導電更快，效率更高。從理論上來說，效率可達到硅的10倍，運行速度為3倍，而僅僅只需要消耗三分之一的能源。但碳納米管也存在一系列設計、制造和功能上的問題，比如碳納米管不會自然形成p型或n型半導體。在硅中，這些特性是通過摻雜少量其他元素來實現，但碳納米管非常小，難以摻雜。另外一個問題是，制作電子元器件需要將納米管放置在極其精確的位置上?？茖W家們現在還沒有掌握讓其在特定位置生長的方法。不過，在巨大的前景與潛力面前，也許終有一天，碳納米晶體管會能取代硅，為摩爾定律續命。
晶體管完成之后，需要在上面鋪設多層金屬互聯層，將所有晶體管的源端、漏端、柵極鏈接起來，統一控制各個晶體管進行工作，實現大規模高速運算功能。
在克服金屬互聯技術上，科學家和工程師們其實走過了很長一段路。在當年的6英寸制程上，當時的金屬互聯層用的是鋁互聯。接著在8英寸上，使用鎢材料，替代了鋁作為接觸點。到12英寸工藝上，使用了銅互聯，進一步降低金屬互聯層的漏電問題，降低了功耗。降低金屬互聯層的發熱問題，有兩個改進方向，一是改變接觸點材料，二是改進金屬互聯層以及外部阻擋層材料，兩者目標都是一個，改進漏電，減少發熱。技術在不斷前進，幾年前，英特爾宣布開始用鈷這種材料，局部替代銅，此外還使用了各種新的阻擋層材料，改進金屬互聯層整體漏電問題。最近，臺積電也宣布用鉍材料來解決問金屬互聯問題，未來可能會成為1納米芯片的互聯層技術。
無論是用銅替代鋁，用鈷替代銅，還是用鉍材料，其實都是解決一個問題：解決金屬互聯層的漏電和發熱，為摩爾定律續命。那么是否有一種技術，一種工藝，完全解決金屬互聯的短板嗎？答案是有。目前科學家正在努力用“光”替代金屬材料，用光互聯層代替金屬互聯解決芯片內部互聯問題，即業內正在探索的硅光技術。因為光子不攜帶能量，因此其功耗相對于金屬互聯材料的連萬分之一都不到，好處不言而喻。
長期而言，未來業界會不會用光子計算替代硅晶體管？ 理論上講，光子計算是大規模并行結構，其算力遠超目前的傳統芯片。按照科學家預測，只需操控200個光子并行計算，其性能算力是目前全世界所有超級計算機算力總和。
3，中國芯片產業迎來重大機遇，有望占據未來技術和商業化制高點
摩爾定律自1965年被戈登摩爾發明以來，一直作為半導體集成電路行業發展的指路明燈，引領全球半導體產業朝著更低的成本、更強的性能、更高的經濟效益的目標前進。但當先進工藝進入到10納米制程工藝節點之后，摩爾定律發展遇到瓶頸，攻克下一代先進工藝成本成為很多企業的壓力，也因此，跟得上先進工藝的玩家越來越少。
隨著格芯、聯電等晶圓制造廠商相繼宣布放棄先進工藝研發，當前先進制造工藝賽道上呈現“三強一新”格局，臺積電和三星憑借雄厚資本與實力，已開始就3納米制程工藝展開爭奪戰；英特爾仍在10納米工藝節點停留；至于中芯國際，雖然在努力縮小與頭部玩家差距，但14納米是相對最先進制程工藝。
集成電路依賴先進工藝而實現性能提升的路受到阻礙，全行業開始探索如何為摩爾定律續命。而自2016年開始，產業也從摩爾定律指導轉為自下而上的發展路線。2017年，美國國防高級研究計劃局部署后摩爾定律電子復興計劃。同期，計算研究協會的計算社區聯盟成立后摩爾定律計算任務小組。2018年，日本、歐盟等國家（地區）也分別發布后摩爾定律相關文件以及策略。直到2019年，中國發布“后摩爾時代新器件基礎研究”重大研究計劃，中科院正式籌建集成電路創新研究院，以期占領后摩爾時代技術和商業化制高點。值得一提的是，中國工程院院士、浙江大學杭州國際科創中心領域首席科學家吳漢明此前就曾指出，后摩爾時代來臨，中國芯片產業迎來重大機遇。
對于后摩爾時代集成電路潛在顛覆性技術，業界已經展開探討。國際半導體技術路線圖明確提出未來集成電路技術發展的兩個方向，一是More Moore（延續摩爾定律），二是More than Moore（超越摩爾定律）。沿著超越摩爾定律方向，業界聚焦相關技術發展的基本點，一是發展不依賴于特征尺寸不斷微縮的特色工藝，以此擴展集成電路芯片功能；二是將不同功能的芯片和元器件組裝在一起封裝，實現異構集成。而市場普遍認為，先進封裝將成下一階段半導體技術重要發展方向。換言之，超越摩爾定律在后摩爾時代有望迎來高潮，先進封裝技術其實大有可為。
先進封裝對延續摩爾定律生命周期的重要性，引起晶圓制造廠商和IDM廠商重視，封裝從副業變為主業，新一輪軍備競賽已拉開帷幕。為搶占技術高地，全球主要封測廠、晶圓廠、IDM廠都在加緊布局先進封裝，圍繞先進封裝技術爭奪戰一觸即發，而國內廠商也闖入其中。以國內封測“三劍客”長電科技、華天科技與通富微電為例，也逐漸參與到先進封裝的競爭中來。
以長電科技、通富微電、華天科技國內封測“三劍客”為代表的OSTA在推進高端先進封裝技術，如金屬凸點技術（Bumping）、倒裝芯片技術（Flip-chip）、硅通孔（TSV）和堆疊芯片封裝技術（3D/2.5D）更加成熟的基礎上，繼續提升BGA、PGA、WLP、CSP、MCM和SiP等高端先進封裝形式的產能規模。盡管仍與世界主流存在一定差距，但半導體行業專家莫大康此前曾表示，中國半導體業只要認準方向，集中優勢兵力去攻堅克難，或許在先進封裝領域中真能異軍突起。而在先進封裝技術外，Chiplet小芯片概念在業界受到推崇，已被視為后摩爾時代新救星之一。
摩爾定律行至當前，進展緩慢，卻正是國產半導體發展的好時機。而在后摩爾時代，國內該如何超越摩爾，或許已胸有丘壑。
?來源：我為科技狂
?
