職位福利
五險一金
年底雙薪
帶薪休假
節日福利
職位描述
崗位職責：
1、閱讀相關設計文檔（Design spec），編寫模塊級、SOC系統級驗證說明（Verification spec）。
2、搭建（UVM）仿真驗證平臺，制定Test plan。
3、編寫Test case，完成驗證、迭代及覆蓋率收集工作。
4、協助FPGA測試人員進行問題分析，協助設計人員進行Debug。
5、負責項目驗證文檔的編寫。
任職要求：
1、本科及以上學歷，電子、通信類專業；
2、精通Verilog、Systemverilog語言，精通UVM驗證方法學；
3、具備較強的思考能力、獨立分析問題、解決問題的能力，工作主動性強。
1、閱讀相關設計文檔（Design spec），編寫模塊級、SOC系統級驗證說明（Verification spec）。
2、搭建（UVM）仿真驗證平臺，制定Test plan。
3、編寫Test case，完成驗證、迭代及覆蓋率收集工作。
4、協助FPGA測試人員進行問題分析，協助設計人員進行Debug。
5、負責項目驗證文檔的編寫。
任職要求：
1、本科及以上學歷，電子、通信類專業；
2、精通Verilog、Systemverilog語言，精通UVM驗證方法學；
3、具備較強的思考能力、獨立分析問題、解決問題的能力，工作主動性強。
公司介紹
北京思凌科半導體技術有限公司是一家擁有完整的IC產品設計能力的集成電路設計與開發企業。思凌科專注于物聯網通信芯片設計、開發與應用，向用戶提供基于芯片級的系統解決方案，是國內少數能將核心業務芯片化、模塊化、標準化、平臺化的設備集成供應商之一。
工作地點
北京市朝陽區北辰東路8號3號樓四層401室
相似職位
公司基本信息
公司其他職位
職位發布者
羅祎盈
/ 人力高級經理
北京思凌科半導體技術有限公司
