一、崗位職責(zé)
1、根據(jù)SOC架構(gòu)定義，制定集成模塊/子系統(tǒng)/系統(tǒng)級的驗(yàn)證計劃，分解測試點(diǎn)。
2、搭建集成模塊/子系統(tǒng)/系統(tǒng)級的驗(yàn)證平臺和測試環(huán)境。
3、根據(jù)業(yè)務(wù)特點(diǎn)產(chǎn)生子系統(tǒng)/系統(tǒng)級的測試用例，包括定向用例和基于約束的隨機(jī)測試用例。
4、與設(shè)計和底軟團(tuán)隊(duì)緊密合作，高效提升驗(yàn)證覆蓋率，保證按時高質(zhì)量完成驗(yàn)證收斂。
5、結(jié)合SOC架構(gòu)和設(shè)計特點(diǎn)，緊跟業(yè)界趨勢，探索適合的高效驗(yàn)證方法學(xué)。（芯片人才）
二、任職要求
1、熟練使用C/C++, Verilog/System Verilog進(jìn)行驗(yàn)證平臺搭建，熟悉UVM/OVM方法學(xué)。
2、熟練使用perl/shell/makefile/python等腳本語言進(jìn)行測試環(huán)境和工具開發(fā)。
3、對制定驗(yàn)證計劃，分解測試點(diǎn)和驗(yàn)證覆蓋率收斂有豐富的實(shí)際經(jīng)驗(yàn)優(yōu)先。
4、對測試用例產(chǎn)生，以及基于約束的隨機(jī)測試方法學(xué)有豐富的實(shí)際經(jīng)驗(yàn)優(yōu)先。
5、熟悉SOC架構(gòu)特點(diǎn)，了解CHI, AXI4/5, AHB, APB, ACE等總線協(xié)議。
6、有NOC總線/各類處理器/security/function safety/memory controller/各類外設(shè)與接口IP的驗(yàn)證經(jīng)驗(yàn)更佳。
7、良好的溝通能力，善于團(tuán)隊(duì)合作。
8、計算機(jī)，微電子，電子，通信或其他專業(yè)本科以上學(xué)歷，有碩士以上學(xué)位更佳。
9、工作經(jīng)驗(yàn)不限，根據(jù)工作能力與經(jīng)驗(yàn)決定工程師級別（Senior Engineer/Staff Engineer/Senior Staff Engineer/Principal Engineer）。（芯片人才網(wǎng)）
三、本文總結(jié)
更多關(guān)于「soc verification」職位相關(guān)信息請?jiān)L問高芯圈官網(wǎng)查看，高芯圈是芯片半導(dǎo)體行業(yè)的人才求職招聘網(wǎng)站平臺，專注芯片設(shè)計、芯片封裝、芯片制造、芯片研發(fā)、半導(dǎo)體芯片、半導(dǎo)體制造、半導(dǎo)體研發(fā)等行業(yè)的人才求職招聘服務(wù)，提供求職招聘、人才篩選、薪酬報告、人事外包等服務(wù)與解決方案，芯片半導(dǎo)體職業(yè)機(jī)會盡在高芯圈。
