工作職責:

· 負責模擬版圖設計、驗證和優化；

· 領導或負責模塊/器件的版圖設計，積極推進降低芯片面積，使芯片面積利用率***化；

· 提供準確的時間表和計劃，以滿足項目里程碑的最后期限；

· 負責布局規劃、擺放、布線、驗證并交付版圖數據；

· 與 IC 設計師溝通，確保充分了解版圖設計的要求；

· 與封裝團隊合作開發新封裝技術，通過對版圖的進行優化以適應多種封裝形式；

· 指導團隊新成員；

· 支持流片工作，包括最終版圖數據的交付和e-job view。

任職資格:

· 微電子、電子工程等相關專業本科或以上學歷，至少5年以上版圖設計經驗，優先考慮10年以上經驗；

· 熟悉器件的電氣特性，物理驗證流程和方法；

· 熟悉Cadence Virtuoso；

· 了解CMOS/BCD工藝的機理、ESD保護電路和閂鎖效應；

· 熟悉定制模擬塊板級和芯片級的版圖驗證；

· 熟練掌握Unix系統和Cadence工具的使用；

· 積極的工作態度，良好的團隊合作精神，細心耐心；主動積極，結果導向；

· 具有良好的溝通協調能力，有良好的英語讀寫能力者優先考慮。