崗位職責：

1. 完成芯片前端設計綜合，負責芯片PPA的達成及優化；

2. 從PPA角度參與芯片架構設計和規劃；

3. 與前端工程師合作，完成時序約束，并通過SDC/CDC等檢查；

4. 與后端工程師合作，完成時序收斂，并通過最終的Sign-off；



任職要求：

1. 熟悉靜態時序分析；

2. 熟悉Genus/Conformal/Tempus等工具的使用；

3. 理解數字電路設計從RTL到GDSII的流程；

4. 精通Verilog RTL，有實際項目經驗優先；

5. 熟悉腳本語言（TCL，Perl及Python）及相關自動化腳本開發者優先；

6. 了解基本的低功耗設計及相關檢查；

7. 對DFT設計概念有一定的了解；

8. 有責任心和團隊合作精神。