崗位職責(zé)：


1.在芯片定義前期，評估High-Level芯片的Low Power策略；

2.與軟件、硬件、IP、SoC等團(tuán)隊溝通，設(shè)計SoC Low Power架構(gòu)；

3.與設(shè)計團(tuán)隊和驗證團(tuán)隊協(xié)同工作，一起制定設(shè)計計劃和測試計劃，保證芯片Low Power功能的正確性；

4.與中后端團(tuán)隊溝通，定義Power優(yōu)化的實現(xiàn)方案和流程；

5.在芯片TO前預(yù)估和優(yōu)化Power，在芯片回片后參與Power分析；




任職要求：

1.5年以上Low Power相關(guān)的SoC設(shè)計經(jīng)驗；

2.對Low Power設(shè)計有深入研究；

3.熟悉IEEE1801 Power Intent；

4.熟悉常用的Power分析EDA工具，如PowerArtist，PTPX等；

5.熟練使用腳本語言，如Python，Perl等；

6.對芯片全流程有較為全面的理解；

7.較強的解決問題、合作交流能力；

8.有16nm及以下工藝的項目經(jīng)驗者優(yōu)先；

9.有實際參與DVFS/Power Gating低功耗流程開發(fā)經(jīng)驗者優(yōu)先。