據財訊網報道，美中對抗下，半導體產業受高度重視，但風光一時的日本于臺韓勢力崛起后，產業全球市占率僅9% 左右。為避免日本擅長的材料、設備等產業隨客戶到美國設廠，導致日本產業空洞化，日本經濟產業省積極邀請臺積電到日本設廠。
回應日本的期待，臺積電2021年3月在日本成立了子公司「TSMC日本3D IC研究開發中心」。經產省5月31日更宣布，臺積電將在茨城縣筑波市（相當于臺灣的新竹科學園區）產業技術綜合研究所的無塵室，興建研究用生產線。2021年夏季開始整建，2022年正式投入研發。
半導體前段制程，已達極限
這項投資總工程費約370億日圓，經產省計畫補助逾半，達190億日圓。這項研發案，還有旭化成、基恩斯、信越化學工業、富士軟片、住友化學、島津制作所等日本約20家企業參與。
關于臺積電應邀到日本設據點的原因，分析師指出，如果重點放在矽晶圓上制作積體電路的前段制程，因為要求快又精準，需要巨額投資，臺積電已遙遙領先日本廠商，并不需要在日本。但后段封裝過程，如何堆疊時節省空間是日本的強項，且10年前政府就帶頭在筑波投資這方面的技術。
先前半導體的技術競賽，指的都是前段制程如何縮小尺寸，但現在幾乎已達技術極限。日本《鉆石周刊》分析，半導體業游戲規則正在改變，原本后段制程認為附加價值低，現在卻和前段制程一樣躋身熱門領域；主要戰場已移到后段制程，而不再是一味比線路的微細化了。
半導體若要功能更強、成本更低，就要另辟戰場。這時候脫穎而出的就是后段工程的晶片3D封裝技術，因可減少多余能源耗損，提高效率。例如講究輕巧的智慧型手機、AR或VR用頭盔等，都適合用到這種技術。此外，去年開始大家都在講碳中和，也使這項技術高度受重視。日本半導體業者指出，原本節省能源就是非做不可的事，但3D封裝技術現在變成最重要課題。
日本有多家企業擁有3D封裝技術。材料方面包括昭和電工材料（前日立化成）、JSR、揖斐電（Ibiden）、新光電氣工業等；制造設備有牛尾電機、佳能、迪斯科（Disco）、東京精密等，迪斯科和東京精密就獨占半導體切割設備市場。這些企業及一些研究所和大學，都在臺積電合作開發的名單內。
事實上，2020年秋季全球半導體大缺貨時，電腦、游戲機等設備的后段工程材料就供不應求。當時揖斐電還為此決定投資1,800億日圓增產高性能IC封裝基板，預定2023年開始量產。業界人士透露，由于日本基板不足，曾導致部分外國半導體廠無法量產。
擅長研發材料，日本找利基
《Newspicks》網站指出，筑波是日本3D材料開發的重鎮，因此臺積電對日本的期待，應該是瞄準新材料及加工新材料的設備；這也是擅長研發材料的日本，維持半導體產業存在感的很好切入點。
日本分析師認為，半導體市場將走向兩極化。臺積電的全世界存在感日漸提升，未來應該把目標放在智慧型手機等科技設備、IoT、汽車相關半導體等；換句話說，臺積電在最先進的領域，占有率勢必會擴大。
另一方面，其他企業可以主攻一些利基半導體市場，對日本來說是絕佳機會。例如因為環保需求，使電源管理愈來愈重要，日本就可主打這類半導體。事實上日本已經有些企業重新開始生產，如果日本企業能摒棄以往堅持獨力完成的習慣，結合日本國內技術和材料，就可望生產出高效率又高機能的半導體。
經產省成功吸引臺積電到日本，應該是希望切磋琢磨的同時，也能鞏固日本企業在新一代半導體的優勢，在規模愈來愈大的半導體產業，繼續占有一席之地。
臺積電為什么聚焦先進封裝
在大家一貫的理解中，臺積電所從事的其實是晶圓代工的業務。但進入新世紀，無論是臺積電，還是三星甚至 Intel，都把先進封裝當做公司的一大工作重點，這主要是在日益增長的性能需求與摩爾定律的逐漸失效的矛盾影響下所演進出來的折中結果。
如semiwiki報道所說，對于許多其他應用，摩爾定律不再具有成本效益，尤其是對于集成異構功能而言，多芯片模塊（Multi-chip modules ：MCM）和系統級封裝（System in PackageSiP）等“Moore than Moore”技術已成為將大量邏輯和存儲器，模擬，MEMS等集成到（子系統）解決方案中的替代方案。但是，這些方法仍然是非常特定于客戶的，并且會花費大量的開發時間和成本。
翻看芯片發展的歷史，其實先進封裝這個概念已經存在了數十年。折中通過在封裝中組裝不同且先進的芯片是推進芯片設計的方法之一。今天，這個概念有時被稱為異構集成。盡管如此，由于成本的原因，高級封裝主要用于高端，面向利基市場的應用。
但這那可能很快就會改變。因為IC縮放是推進設計的傳統方式，它縮小了每個節點上的不同芯片功能，并將它們封裝到單片式芯片上。但是，IC縮放對許多人來說變得太昂貴了，并且每個節點的收益都在減少。
雖然縮放仍然是新設計的一種選擇，但業界正在尋找替代方案，包括高級封裝。而變化的是，該行業正在開發新的高級封裝類型或擴展現有技術。
高級封裝背后的動機仍然是相同的。與其將所有芯片功能塞在同一個芯片上，不如將它們分解并將它們集成到一個封裝中。據說這可以降低成本并提供更好的產量。另一個目標是使芯片彼此靠近。許多先進分裝使內存更接近處理器，從而以較低的延遲更快地訪問數據。
這聽起來很簡單，但是這里有幾個挑戰。另外，沒有一種可以滿足所有需求的封裝類型。實際上，芯片客戶面臨著各種各樣的選擇。其中：扇出（晶圓級封裝中的集成die和組件）、2.5D / 3D（芯片在封裝中并排放置或彼此疊放）和3D-IC：（在內存上堆疊內存，在邏輯上堆疊或者在邏輯上堆疊邏輯）就成了三種常見的選擇。
此外，業界也正在追求一種稱為Chiplets的概念，該概念支持2.5D / 3D技術。這個想法是您在庫中有一個模塊化芯片或小芯片的選擇。然后，將它們集成到一個封裝中，并使用die到die的互連方案將它們連接起來。
在臺積電方面，為了滿足市場對新型多芯片IC封裝解決方案的需求，他們也與其OIP合作伙伴合作開發了先進的IC封裝技術，以提供經濟的解決方案，以實現摩爾定律以外的集成。
2012年，TSMC與Xilinx一起推出了當時最大的FPGA，它由四個相同的28 nm FPGA芯片并排安裝在硅中介層上。他們還開發了硅通孔（TSV），微凸點和再分布層（re-distribution-layer：RDL），以將這些構件相互連接。臺積電基于其構造，將該集成電路封裝解決方案命名為CoWoS（Chip-on-Wafer-on-Substrate）。這種基于積木和EDA支持的封裝技術已成為高性能和高功率設計的實際行業標準。
臺積電于2017年宣布了InFO（Integrated FanOut technology）技術。它使用polyamide film代替CoWoS中的硅中介層，從而降低了單位成本和封裝高度，這兩項都是移動應用成功的重要標準。臺積電已經出貨了海量用于智能手機的InFO設計。
臺積電于2019年又推出了集成芯片系統（SoIC）技術。借助前端（晶圓廠）設備，TSMC可以非常精確地對準，然后使用許多窄間距的銅焊盤進行壓焊（compression-bond）設計，以進一步最小化形狀因數，互連電容和功率。
這兩種技術就逐漸演進成了今天的3D Fabric。
按照臺積電方面的定義，諸如CoW（chip-on-wafer）和WoW（wafer-on-wafer）等前 端芯片堆疊技術統稱為“ SoIC”，即集成芯片系統（System of Integrated Chips）。這些技術的目標是在不使用后端集成選項上看到的“bumps”的情況下，將硅片堆疊在一起。在這里，SoIC設計實際上是在創建鍵合接口，以便硅可以放在硅的頂部，就好像它是一整塊硅一樣。
根據臺積電官方介紹，公司的SoIC服務平臺提供創新的前段3D芯片間堆疊技術，用于重新集成從片上系統（SoC）劃分的小芯片。最終的集成芯片在系統性能方面優于原始SoC。它還提供了集成其他系統功能的靈活性。臺積電指出，SoIC服務平臺可滿足云，網絡和邊緣應用中不斷增長的計算，帶寬和延遲要求。它支持CoW和WoW方案，而這兩種方案在混合和匹配不同的芯片功能、尺寸和技術節點時提供了出色的設計靈活性。
具體而言，臺積電的SoIC技術是將多個die堆疊到“ 3D構造塊”（又稱為“ 3D Chiplet”）中的一種非常強大的方法。
如今，SoIC在垂直堆疊的芯片之間的每平方毫米空間能夠實現約10,000個互連。但看法這正在進行向每平方毫米100萬個互連的開發工作。3D-IC愛好者一直在尋找一種能夠實現這種細微互連，進一步減小外形尺寸，消除帶寬限制，簡化die堆疊中的熱量管理以及將大型、高度并行系統集成到其中的IC封裝方法。
Intel的封裝路線圖
“半導體制造和封裝正在融合，在這個過程當中，封裝已經成為一個非常重要、有趣的創新所在”英特爾封裝研究與系統解決方案總監Johanna Swan日前在接受半導體行業觀察記者采訪的時候如是說。
據Johanna Swan介紹，在進入到IDM 2.0時代后，英特爾將繼續開發2D、2.5D 和 3D 等先進封裝技術。英特爾也會將這些技術提供給代工客戶，以滿足他們獨特的產品需求。其中，Hybrid Bonding將成為英特爾先進封裝發展關鍵。
從上述這些回復中，我們可以發現，先進封裝將成為未來產品實現差異化的關鍵。因此，對于先進封裝的理解，以及區別于其他代工廠商在先進封裝上的優勢，可能會成為其先進封裝技術是否能被更大的市場所接納的關鍵所在。
在英特爾看來，在功率效率、互連密度和可擴展性等方面的提升，是指引著英特爾先進封裝發展的明燈。以此為基礎，英特爾也曾在其架構日上展示了其封裝技術路線圖。
