崗位職責(zé)：
1、獨立根據(jù)產(chǎn)品方案完成FPGA/CPLD各功能模塊設(shè)計、信號仿真和功能驗證；
2、負(fù)責(zé)產(chǎn)品中FPGA/CPLD的軟件開發(fā)；
3、參與產(chǎn)品方案評估和制定，配合團(tuán)隊完成系統(tǒng)框架設(shè)計、技術(shù)驗證和聯(lián)合調(diào)試工作；
4、按要求完成技術(shù)文檔和報告編寫。
任職要求
1、3年以上獨立FPGA/CPLD開發(fā)經(jīng)驗，有數(shù)字電路、模擬電路等基礎(chǔ)知識，能夠讀懂FPGA外圍相關(guān)原理圖；
2、能夠看懂芯片datasheet 中英文檔。對ADC/DAC等芯片有一定底層開發(fā)經(jīng)驗。
3、精通硬件邏輯語言Verilog，代碼風(fēng)格良好，能夠獨立完成FPGA/CPLD各功能模塊設(shè)計、仿真及驗證，能獨立解決代碼調(diào)試過程中遇到的問題。
4、熟練使用Xilinx/Lattice開發(fā)工具,熟悉Spartan-7,ZYNQ7020 7007等7000系列芯片架構(gòu)，Lattice有方案開發(fā)項目經(jīng)驗亦可。
5、熟練常用外設(shè)接口，如SWD、JTAG、CAN、UART、I2C、SPI、Ethernet等；
6、有通信設(shè)備開發(fā)或圖像數(shù)據(jù)處理經(jīng)驗者優(yōu)先。