主要職責：
1、FPGA/CPLD 功能的調用和驗證；
2、FPGA/CPLD功能編碼；
3、FPGA/CPLD系統芯片選擇及方案可行性分析；
4、FPGA/CPLD原理圖和PCB設計評審；
5、FPGA/CPLD系統功能規范；
6、FPGA/CPLD功能仿真。

要求要求：
1、本科及以上學歷，電氣工程或同等學歷，4年以上工作經驗；
2、FPGA 設計流程，包括編程、約束編輯、功能驗證、邏輯綜合、布局規劃和布線、時序驗證；
3、硬件描述語言 VHDL、Verilog HDL、系統 Verilog；
4、開發工具，包括 Xilinx ISE、Altera Quartus；
5、ModelSim SE 的仿真工具；
6、Synplicity Synplify 的綜合工具；
7、具有 5 年以上 FPGA/ASIC 開發經驗的 BS/EE；
8、扎實的邏輯設計知識和技能，有硬件知識者優先；
9、扎實的Verilog RTL 和測試臺編碼技能，良好的編碼風格；
10、熟悉至少一種主流FPGA 和開發平臺，Xilinx/Altera/Lattice；
11、自我激勵，以團隊為導向；
12、良好的文檔習慣；
13、能夠用英語寫作和交流；
14、關心自己的工作，可以算作兌現承諾；
15、在組織內外建立基于信任的關系；
16、強大的分析、解決問題的能力。