一、崗位職責

1、參與spec討論制定，交付驗證方案，規劃testcase list。

2、搭建驗證平臺，按驗證方案開發驗證用例。

3、收集驗證覆蓋率達到交付要求。

4、參與后仿和樣片測試。（半導體求職招聘網站）

二、任職要求

1、精通systemverilog語言。

2、精通UVM驗證方法學。

3、熟練使用C/C++語言。

4、熟悉makefile，tcl ，perl python腳本語言。

5、熟悉VCS/xcelium仿真工具。

6、有成功流片經驗優先。（半導體人才）

三、本文總結

更多關于「UVM專家」職位相關信息請訪問高芯圈官網查看，高芯圈是芯片半導體行業的人才求職招聘網站平臺，專注芯片設計、芯片封裝、芯片制造、芯片研發、半導體芯片、半導體制造、半導體研發等行業的人才求職招聘服務，提供求職招聘、人才篩選、薪酬報告、人事外包等服務與解決方案，芯片半導體職業機會盡在高芯圈。