職位信息


負責AC/DC、DC/DC 恒流恒壓電源驅(qū)動等PMIC(電源管理芯片)新產(chǎn)品定義；

負責芯片內(nèi)模塊電路（Block Level）設(shè)計及仿真，召開模塊設(shè)計Review；

負責芯片頂層電路（Top Level）設(shè)計及仿真，撰寫Design Review Report；

召開綜合設(shè)計Review；

指導資淺模擬電路設(shè)計工程師；

制作版圖floor plan，指導版圖工程師進行版圖設(shè)計并把控版圖質(zhì)量；

開發(fā)新技術(shù)；

撰寫中測（CP）和成測（FT）測試規(guī)范，以及封裝打線圖；

撰寫詳細的系統(tǒng)應(yīng)用測試計劃，ESD/Latchup測試計劃；

參與系統(tǒng)應(yīng)用測試、調(diào)試，負責芯片Debug工作；

負責芯片失效分析，并提出相應(yīng)的改進方案；

協(xié)助其他部門完成產(chǎn)品相關(guān)的工作。


職位要求：

微電子、集成電路設(shè)計、通信、計算機、電子等相關(guān)專業(yè)，碩士（含）以上；

八年以上PMIC電路（AC/DC、DC/DC恒流恒壓電源驅(qū)動芯片）設(shè)計經(jīng)驗，兩年以上團隊及項目管理經(jīng)驗 ；

熟悉模擬電路設(shè)計流程，精通模擬EDA設(shè)計工具；

熟悉 CMOS，BCD等工藝知識；

了解Layout流程，驗證檢查，如DRC, ERC, LVS；

熟練使用儀器設(shè)備對芯片產(chǎn)品進行測試評估和失效分析；

良好的溝通能力和團隊協(xié)作精神；

優(yōu)秀的自我驅(qū)動能力與責任心；

高壓工藝設(shè)計經(jīng)驗優(yōu)先；

具備Verilog/VerilogA/VerilogAMS建模經(jīng)驗優(yōu)先。